二维半导体，也被称为原子层半导体，核心功能层厚度只有单原子层或少数原子层，代表材料包括二硫化钼等过渡金属硫族化物。随着硅基芯片制程逼近物理极限，传统硅沟道半导体材料的性能空间不断收窄，二硫化钼、二硒化钨、硒化铟等二维半导体因具备原子级厚度和天然强栅控能力，被视为后摩尔时代最有潜力的非硅材料之一。
全球产业界对这一方向的布局正在加快。台积电、英特尔、三星，以及 imec、IRDS 等机构均已明确进入二维半导体赛道，并判断这类材料会在 1nm 节点之后作为核心组件进入异质集成系统。2026 年 6 月，台积电联合 ASML 与 imec 在 VLSI 研讨会上首次展示了 300 mm 晶圆上 50 nm 接触栅极间距的二维 n/pFET 集成，显示国际厂商正推动二维晶体管从实验室走向产线。与此同时，国内产业链也在材料制备、设备自研、芯片集成和生态建设等环节同步推进，产业链条开始成型。
材料与设备开始走向量产
二维半导体要进入产业化应用，前提是实现高质量、规模化的晶圆制备。化学气相沉积（CVD）和金属有机化学气相沉积（MOCVD）被视为实现大规模制造的关键工艺。
在设备和材料生长环节，南京大学王欣然教授团队与产业转化平台极钼芯科技形成了“学术创新—设备研制—工艺验证”的协同体系，并在晶圆级二维半导体单晶制备上连续取得进展。2025 年 10 月，团队依托极钼芯科技自主研发的 Oxy-MOCVD 200 ultra 设备，在核心部件 100% 国产化的基础上，通过衬底工程技术，率先报道全球首个 6 英寸二维过渡金属硫族化合物半导体单晶的量产化制备。该平台可兼容 MoS2、WS2、WSe2 等多种材料，150 毫米晶圆单向畴对齐率超过 99%。
2026 年 1 月，王欣然团队与东南大学王金兰团队合作，提出氧辅助金属有机化学气相沉积（oxy-MOCVD）技术，突破了生长动力学调控瓶颈。按照文中披露，这一方法将二硫化钼晶畴平均尺寸从百纳米级提升到数百微米，同时从源头抑制了碳污染问题，解决了大面积均匀生长的量产难题。基于这一工艺，极钼芯完成了设备的定制升级，可向下游提供即插即用的制程能力，覆盖二硫化钼、二硒化钼、二硫化钨、二硒化钨等主流二维半导体材料。
在此基础上，极钼芯进一步实现 8 英寸二维半导体单晶量产。文中称，其产品已进入剑桥大学、复旦大学等科研机构，并与下游芯片制造企业达成合作，推动二维材料从实验室样品迈向产线级供应。
二维 CMOS 电路不仅需要 n 型材料，也需要晶圆级 p 型二维半导体单晶。此前，MoS2、WS2 等 n 型材料已经实现晶圆级单晶制备，但兼具高迁移率与稳定性的 p 型二维半导体相对稀缺。2026 年 7 月，中国科学院金属研究所团队宣布，成功制备出大面积高性能 p 型 MoSi₂N₄ 单层单晶晶圆。报道提到，这一材料体系由该团队首创，此前只能制备多晶薄膜，而这次借助特殊单晶基底的台阶引导效应，实现了材料定向生长和无缝拼接，补上了二维 CMOS 长期缺失优质 p 型材料的关键环节。
在特色材料方向，北京大学彭海琳教授团队首次在晶圆级尺度上实现超薄、均匀铁电薄膜及其异质结构的可控制备，并构建出工作电压 0.8V、耐久性超过 1.5×1012 次循环的高速铁电晶体管。报道称，该器件综合性能明显超过现有工业级铪基铁电体系，是目前已知工作电压最小、能耗最低且耐久性最优的铁电晶体管之一，也为高能效先进芯片提供了新的材料基础。
8 英寸工艺线与 PDK 推进工程化落地
材料和器件之外，二维半导体要真正进入制造体系，还需要标准化工艺、产线和设计工具。
2026 年 7 月 9 日，由原集微科技建设的 8 英寸二维半导体工程化示范工艺线在浦东全线贯通。报道将其视为国内二维半导体从科研走向产业化的重要节点。这条工艺线在 2026 年 1 月完成点亮，随后用半年多时间完成全流程设备调试和工艺优化。与实验室小规模试制平台不同，该工艺线已经具备完整流片和工程化试制能力，形成了从材料制备到芯片集成的工程化链条。
文章提到，在此之前，国内二维半导体研究主要集中在高校实验室，器件制备以小批量手工试制为主，与工业标准存在明显距离。原集微团队经过十年攻关，打通了晶圆生长、集成工艺、器件建模、电路设计到封装测试的完整制程。
与工艺线同步落地的还有工艺设计工具包。原集微发布了基于 8 英寸中试线的 500 纳米 PDK 0.1 版本。按照报道表述，这是二维半导体领域首个兼容主流 EDA 工具链的工艺 IP，包含 Pcell、DRC、LVS、PEX 等全套工具，工艺良率大于 99.99%，多项指标突破国际纪录，并接近硅基同等制程水平，后续可支持 10 万管级二维电路设计与晶圆级制造。
随着产线贯通和 PDK 发布，代工服务与生态合作也开始推进。北京大学、清华大学、上海交通大学、南京大学等高校团队已与原集微完成校企研发签约，晶圆代工服务面向科研端开放；西安先导院、上海二维星科技等企业也与原集微达成产业链战略合作，围绕工艺平台共享、成果转化和生态建设展开协同。
地方层面的配套也在跟进。报道显示，上海川沙新镇正以原集微中试线为核心载体，吸引上下游企业集聚；上海市则将二维半导体纳入未来产业重点培育方向，布局“研发—中试—量产”的完整闭环。文章同时提到，二维半导体产线可复用现有硅基半导体设备的比例约为 70%，不会颠覆既有产业体系，但会在材料、设备、制造和先进封装等环节带来新的市场空间。
应用从逻辑计算延伸到存储
制造能力逐步成熟后，二维半导体的应用也从逻辑计算继续向存储等方向拓展。
在逻辑计算领域，国内已经从单器件推进到复杂处理器。2025 年，全球首款基于二维半导体材料的 32 位 RISC-V 架构微处理器“无极”发布。该处理器采用二硫化钼材料，集成 5900 个晶体管，厚度仅 0.7 纳米，单级反相器良率达到 99.77%。文章称，该项目实现了从材料、架构到流片的全链条自主研发，在 1kHz 时钟频率下可串行执行 37 种 32 位 RISC-V 指令，满足 RV32I 整型指令集要求，并具备单级高增益和关态超低漏电特性，可用于物联网、边缘计算等场景。
2026 年，南京大学王欣然、邱浩团队联合苏州国家实验室和华为，进一步打通了兼容 Fab 产线的二维半导体芯片设计、工艺和制造全流程，成功研制出二硫化钼多位并行微处理器“梦启（MAGIC）-1000”。报道指出，该芯片的晶体管集成密度创下新兴非硅数字电路最高纪录。团队在 0.5μm 工业制程下，在紧凑面积内集成了 1433 个 MoS2 晶体管，使集成密度达到 9336 个/mm²，较此前国际纪录提升 1 个数量级，可与同节点成熟硅基工艺相比。该芯片采用 RISC 指令集，由指令解码器、寄存器堆、算术逻辑单元和多路选择器四个主要模块构成，首次实现二维半导体多位数据并行运算，最高工作频率达到 43kHz，并在二维芯片上集成片上寄存器堆，以减少片外存储带来的访问延迟和带宽瓶颈。
在存储方向，二维半导体的超低漏电特性被认为具有突出价值。复旦大学联合团队研发出迄今泄漏电流最低的二维半导体晶体管，创纪录地将漏电控制到相当于 9.15 秒仅泄漏 1 个电子。在这一基础上，团队制备的新型 DRAM 存储芯片在零保持电压下实现了超过 8500 秒的数据保持时间，同时具备高速读写和多容量存储能力。文中还提到，优化后的无电容双晶体管 DRAM（2T0C）实现了准非易失性存储操作、5 位存储精度和纳秒级写入速度。
原集微已将 DRAM 列为重点布局方向。文章认为，二维半导体的低漏电特性可显著降低刷新功耗，有望优先进入端侧和大算力场景，并在后续结合三维堆叠技术提升 DRAM 容量。2026 年 7 月，复旦大学周鹏、刘春森团队进一步在室温环境下清晰观测到单电子非易失性存储行为，并制备出具有全球最大非易失量子存储窗口的器件。报道披露，该器件仅需注入单个电子，存储窗口即可达到 0.5 伏特。
除计算和存储外，二维半导体在其他场景中也显示出特点。文章将其描述为极致的 SOI 材料，可用于射频模拟电路、抗辐照通信、脑机接口等领域。今年 1 月，依托“复旦一号”卫星平台，二维半导体抗辐射射频通信系统首次完成太空在轨验证。此外，二维半导体还可制备为柔性、透明器件，用于光电传感和量子计算等前沿方向。
国内二维半导体产业链开始成形
文章总结称，二维半导体已经从实验室研究进入工程化验证和小批量流片阶段。无论是晶圆级材料制备、工程化产线，还是计算、存储等应用探索，国内都在同步推进，产业链已初步覆盖材料、设备、制造、设计和应用多个环节。
本文来自微信公众号“半导体产业纵横”，作者为鹏程，由 MarsBit 发布。