台积电先进封装 CoWoS 已成为 AI 供应链最紧的瓶颈。根据原文披露，交期已拉长至 52 到 78 周，产能利用率长期维持在95% 到 98%，供需缺口约为两成。在 NVIDIA、Google、Amazon 订单排满的情况下，即便到 2026 年底 CoWoS 月产能提升到14 万片，仍难追上需求。
问题的核心不只是订单太多，更在于封装尺寸逼近现有工艺的物理上限。原文提到，NVIDIA 新一代 Rubin GPU 的光罩面积已达到现行规格的5.5 倍，在 12 吋圆形晶圆上最多只能切出 7 组，考虑实际良率后，常常只剩 4 组。
圆形晶圆限制放大了大芯片封装浪费
CoWoS 全称为 Chip on Wafer on Substrate，做法是将运算芯片与内存芯片整合到一片圆形中介层上，再封装成完整 AI 芯片。中介层承担高速互连任务，材料为硅，但光罩尺寸本身受物理限制，很难继续放大。
芯片越大，圆形晶圆边缘无法完整利用的面积就越多，浪费会同步上升。文章指出，若新一代 GPU 继续沿用现有架构，一片圆晶圆最终能封装出的良品数可能只剩个位数。与此同时，高功耗 AI 芯片在长时间运行时会释放大量热能，芯片、中介层、基板三种材料的热膨胀系数不同，冷却后收缩不一致，容易出现翘曲，这会直接压低封装良率。
CoPoS改用方形面板，单块材料产出可增至2到4倍
台积电提出的新方案是 CoPoS，也就是 Chip on Panel on Substrate。它把中介层载体从圆形晶圆改成矩形面板，短期先聚焦在310 × 310 毫米的基板。
这项调整首先改善的是面积利用率。按原文给出的估算，同样一块材料上，旗舰 AI 芯片若采用圆晶圆方案，只能封装出4 组；换成方形面板后，保守可做到9 到 16 组。换句话说，同一块面板面积下，产出组数提高到原来的2 到 4 倍，在设备数量不增加的前提下，封装产能会被明显放大。
不过，方形并不等于更容易制造。文章提到，面板四角在制程中更容易出现应力集中，叠加热膨胀不均后，基板变形风险会上升；若控制不好，良率未必改善，甚至可能下滑。
玻璃基板被视为下一阶段关键，量产仍需等待
CoPoS 的长期方向，是以玻璃基板替代硅中介层。原文���为，玻璃可以带来更高平整度和更大面积，也能绕开硅晶圆光罩尺寸的上限，信号损耗更低，并支持更高层数的内存堆叠与更大运算芯片。
按台积电路线图，2029 年光罩倍数可达14 倍，算力提升48 倍，单一封装可容纳24 颗 HBM5E。但玻璃同时存在硬、脆、怕热冲击的问题，大面积加工一旦崩裂就会整片报废，良率风险高于成熟硅工艺。
时程方面，原文称台积电已于2025 年在子公司采钰（VisEra）建设研发产线；2026 年是材料与设备验证关键期，最快 6 月完成验证；2027 年进入试产，2028 年下半年到 2029 年正式量产。这也意味着，CoPoS 若要形成大规模出货，仍需等待至少数年。