台积电先进封装副总裁何军 11 日公开表示，CoWoS 5.5 倍光罩尺寸已正式量产，产品良率稳定超过 98%，目标是在 2029 年将 CoWoS 推进至 14 倍光罩尺寸。他同时指出，ABF 载板将成为继内存之后，AI 封装供应链最紧张的下一道瓶颈，多源采购策略也难以彻底解决问题。
CoWoS 产能三年大幅扩张，5.5 倍光罩量产良率超过 98%
何军透露，过去三年台积电 CoWoS 产能几乎年年翻倍。目前台积电在全球共运营 10 座先进封装厂，整体供给已经相当接近客户需求，但仍未完全满足。
他表示，自己自 1990 年代起便投入封装产业，过去并未预料到先进封装会在近年出现这种指数级增长，CoWoS 甚至在中国台湾成为家喻户晓的词汇。他还笑称，现在介绍自己很简单：「Hi, I m the CoWoS guy（我就是做 CoWoS 的那个人）。」
在良率方面，何军称 5.5 倍光罩尺寸 CoWoS 的量产表现突出，多家 AI 客户产品长期维持在 98% 以上，部分甚至超过 99%。这也显示出台积电在超大面积封装制程控制上的表现。
SoIC 朝 4.5 微米推进，Chiplets 用于降低整体开发成本
在 CoWoS 持续扩大光罩尺寸的同时，台积电也在推进 SoIC 混合键合（hybrid bonding）技术。何军说，6 微米键合节距已在去年进入量产，预计到 2029 年可进一步缩减至 4.5 微米。按他的说法，届时可实现 A14 晶片直接堆叠 A14 晶片的三维架构，互连密度将比传统方案高出 50 倍以上，能源效率提升 5 倍。
谈到 Chiplets 策略时，何军表示，其价值不只在于突破光罩尺寸限制，也在于可以把模拟电路与运算模块拆开设计，让客户不必将所有功能都迁移到最新制程节点，从而降低整体开发成本。
何军还提到，台积电已经导入算法进行晶粒配对（die matching），筛选特性最兼容的 Die 组合，在封装层级提升产品性能一致性。他把这一角色比作「全球最大的交友软件」：客户提供复杂的配对算法，台积电则利用全球制造网络，为每颗 Die 找到最合适的「灵魂伴侣」，并按时完成组装交付。
大尺寸 AI 封装扩张后，系统边界条件成为验证重点
何军表示，随着 AI 封装尺寸快速变大，过去只验证晶片和封装本体的方式正在失效。当 CoWoS 超过 3 倍光罩尺寸后，封装与电路板、散热结构以及系统之间的交互作用会变得更复杂。为了把大型 AI 系统的整体失效率控制在可接受范围内，单一封装元件的质量标准必须高于车规等级。
为此，台积电推动 STCO（System-Technology Co-Optimization，系统技术协同优化）架构，要求晶片、封装、基板、PCB 和散热设计在量产前协同优化，把实际系统的热学、机械和可靠性边界条件纳入早期开发流程。
何军举例称，同一颗晶片装入不同系统后，部分产品出现了在元件验证阶段从未观测到的 die-edge（裸晶边缘）损伤，最终需要与客户共同调整 PCB 布局、被动元件配置和制造流程。这说明系统边界条件已成为大尺寸 AI 封装验证中的关键变量。
ABF 载板被点名为下一道瓶颈，多源采购带来新的制造难题
何军还提到，未来几年 AI 供应链将同时面对内存与 ABF 载板短缺压力。客户为了争取基板产能，普遍采取多源采购策略，但不同供应商基板在热膨胀系数和机械特性上的差异，正加大系统整合交付时的共平面度管控难度，也让良率管理更复杂，使多源策略变成一把双刃剑。
面对 AI 产品与技术每年迭代的速度压力，台积电已把内部开发模式从「顺序开发」改为「并行开发」，让技术、制造与客户团队同步推进。何军说，客户产品甚至可能在 test vehicle（测试载具）验证完成前就已进厂，许多制程改善必须在量产周期内即时完成。
他还表示，台积电将在量产前 6 个季度公布系统边界条件，并广泛征求客户反馈，确保技术在验证当下就能贴近实际需求。何军也呼吁产业通过 OCP（Open Compute Project）共同建立系统层级验证标准与最佳实践，结合早期机械模拟、后期实测数据以及协同供应链管理，推动 AI 产品开发与量产进程。