芯片专家称 AI 算力瓶颈正转向封装、互连与存储

资深芯片设计师及硬件分析人士「Mr. Bubble」在 Frictionless Podcast 采访中表示，AI 算力基础设施的核心瓶颈，正从单纯提升芯片算力，转向先进封装、系统互连延迟以及存储层级管理。

Mr. Bubble 认为，先进制程成本正在快速上升，而晶体管密度的提升幅度有限，这让传统摩尔定律面临经济性挑战。相比继续缩小制程，行业正更多通过先进封装，把多颗芯片连接成一个计算系统。

算力单元或从单颗芯片转向机架级

他指出，未来 AI 算力的基本单位，可能不再是单颗芯片或单台服务器，而是完整机架，甚至多个机架。在这种变化下，PCB、封装和互连能力会成为关键限制因素。

存储层级管理的重要性上升

在存储方面，Mr. Bubble 表示，随着 AI 推理的上下文窗口扩大，海量历史上下文不应全部占用昂贵的 HBM。行业可能会更多采用闪存卸载方案，把高频数据保留在 HBM 中，同时将低频上下文迁移到容量更大、成本更低的存储层。

他还预计，3D DRAM 可能成为下一代内存技术的重要方向。

系统级硬件设计权重提高

对于 AI 基础设施投资，Mr. Bubble 认为，随着预填充与解码逐步采用分离式架构，系统级硬件设计的重要性还会继续上升。

他表示，与直接押注大模型公司相比，拥有硬件、封装、存储及其他关键基础设施能力的企业，可能会在 AI 产业链中扮演更长期的角色。