英特尔（Intel）EMIB-T 先进封装技术的商业化进度正在加快。根据最新产业消息，EMIB-T 的封装良率已接近 90%，整体封装成本仅为台积电（TSMC）CoWoS 方案的一半左右，不过目前仍受制于基板良率。报道预计，该技术将在 2027 年正式量产，并可能对台积电在先进封装市场的主导地位形成挑战。
EMIB-T 与 CoWoS 的结构差异
英特尔 EMIB 技术的核心，是将微型硅桥（silicon bridge）直接嵌入有机基板内部，以此替代台积电 CoWoS 所使用的大面积硅中介层，让多颗硅芯片可以在单一封装内实现高密度互连。
EMIB-T 则是在 EMIB 基础上的升级版本。其关键变化在于，嵌入式硅桥中加入了硅穿孔（TSV）。这类垂直导通孔可让电源和高速信号从封装底部穿过硅桥，直接传输到上方堆叠的处理器或内存，从而实现真正的 3D 堆叠能力。
成本比 CoWoS 低约 40% 至 50%
这套架构最直接的商业意义，是降低封装成本。Digitimes 日前报道称，由于省去了 CoWoS 所需的高价硅中介层，EMIB-T 的整体封装报价比 CoWoS 低约 40% 至 50%。
对于正在开发 ASIC 或基于 CPU 的 AI 芯片、且对成本更为敏感的客户来说，这一价格差具有明显吸引力。报道也指出，EMIB-T 的封装成本仅有 CoWoS 的一半，正在为其切入 AI 芯片封装市场创造空间。
封装良率接近 90%，基板仍是主要瓶颈
报道指出，EMIB-T 在商业化方面推进较快，封装端已经接近成熟，基板端则仍处于爬坡阶段。就封装良率来看，EMIB-T 已接近 90%，达到大规模商业量产所需的基本水平，预计 2027 年起正式量产，并开始挑战台积电 CoWoS 的市场份额。
不过，基板良率目前仍约为 50%，这是现阶段唯一仍待突破的技术瓶颈。EMIB-T 基板的制造流程精密，整体结构主要包括三个层次：
- 有机基板本体：负责容纳硅桥，并需要进行高精度钻孔，由 Ibiden 主导，Shinko、欣兴电子及 AT&S 协力供应。
- 介电增层：叠压在硅桥上方，采用业界标准的味之素增层薄膜 ABF。
- 硅桥本体：内部包含 TSV，负责垂直方向的电源与信号路由。
俄亥俄州工厂推进 14A 量产准备
在封装技术推进的同时，英特尔位于俄亥俄州的超大型晶圆厂群也在持续建设中。这座占地超过 1,000 英亩的工厂群，是英特尔 Angstrom 世代制程节点，也就是 18A 和 14A 的关键量产基地。
Wccftech 称，为了加快工程进度，英特尔已经开始向施工现场工人支付加班奖金，目标是在 2031 年实现 14A 制程的大规模量产。
CoWoS 供给紧张下，EMIB-T 寻找切入点
在台积电 CoWoS 产能长期吃紧的情况下，EMIB-T 因封装成本更低，正获得更多关注。根据欣兴电子转述的客户反馈，促使客户考虑从 CoWoS 转向 EMIB-T 的主要原因，是更低的成本和更好的性能，目标客户群体主要是 ASIC 厂商。
不过，EMIB-T 的扩张并非没有阻力。报道提到，基板良率仍需提升，供应链爬坡速度也存在不确定性，这些因素都将影响其商业竞争力与市场接受度。