三星将采用台积电 3 纳米工艺为英伟达生产下一代 HBM 基底裸片
三星电子将采用台积电 3 纳米制程,为英伟达生产下一代定制 HBM 芯片基底裸片。这是三星首次在 HBM 制造阶段与台积电合作。消息还称,英伟达要求三星、SK 海力士和美光科技采用台积电工艺制造 NVHBM 基底裸片,并使用第六代 DRAM 技术。三星计划继续自主生产标准 HBM 及其他客户的定制产品。

三星电子将采用台积电 3 纳米制程,为英伟达生产下一代定制 HBM 芯片基底裸片。这是三星首次在 HBM 制造阶段与台积电合作。消息还称,英伟达要求三星、SK 海力士和美光科技采用台积电工艺制造 NVHBM 基底裸片,并使用第六代 DRAM 技术。三星计划继续自主生产标准 HBM 及其他客户的定制产品。

Citrini 分析师 jukan 在 X 平台称,据韩国媒体报道,三星电子已决定按英伟达要求,采用 TSMC 3nm 工艺制造 NVHBM 基础裸片。报道同时提到,三星尚未完全排除使用自有晶圆代工产线,并在验证当 NVHBM 需求超过 TSMC 产能时,内部生产基础裸片的可行性。

Citrini 分析师 Jukan 表示,在三大存储厂商中更看好三星电子承接 NVHBM 相关机会。其判断依据是,台积电还需为英伟达 Rubin 与 Rubin Ultra 分配晶圆产能,难以大量接下 NVHBM 订单;具备自有代工能力的三星因此更具承接超额需求的条件。韩国媒体此前还称,三星已决定采用台积电 3 纳米工艺生产 NVHBM 底座芯片。

据韩国媒体报道,三星电子正配合英伟达开发 8 层第七代高带宽存储器 HBM4E。与原计划的 12 层和 16 层方案相比,新方案明显降低了堆叠高度。报道称,英伟达提出的速度规格为 17-18Gbps,高于三星初期 HBM4E 样品的 14.4Gbps,相关产品据报将用于 NVHBM。

三星电子正按英伟达要求开发8层HBM4E,用于英伟达定制高带宽存储器NVHBM,预计从明年推出的Rubin Ultra AI GPU开始应用。相较原计划的12层和16层方案,8层设计降低工艺难度,目标速率17-18Gbps,较早期样品提升约20%。业内人士认为,英伟达竞争重点转向高速传输后,三星相关能力或更受关注。



