10月初，资本市场的一则消息引发半导体设备板块波动。由于市场担忧 ASML 可能进入混合键合设备市场，同时 HBM 相关设备需求存在延后风险，10月6日，美国银行下调了荷兰封装设备厂商 Besi 的投资评级，Besi 当日股价下跌 5.39%；次日，随着瑞银进一步下调评级，Besi 股价再跌 8.49%，两个交易日累计下挫约 13.4%。
事实上，ASML 早在 2025 年就已交付面向先进封装的 TWINSCAN XT:260 光刻系统，今年又传出研发混合键合设备的消息，业务正继续向传统光刻之外延伸。
Besi 股价的连续回落，也让先进封装设备竞争重新成为市场焦点。
前道设备巨头加快切入先进封装
与此同时，应用材料与 Lam Research 也在加快布局。仅 10 月第一周，应用材料就接连宣布与 Besi、英特尔深化合作，研发范围覆盖混合键合、TCB、芯片到面板以及 Foveros 3D 封装等技术。Lam Research 则依托刻蚀、沉积和铜电镀等技术，持续扩大在 TSV 及 3D 互连领域的设备布局。今年 3 月，路透社曾报道称，Lam Research 与应用材料都对 Besi 表现出收购兴趣。
从当前动向看，应用材料、Lam Research 和 ASML 这三家前道设备巨头，正沿着不同技术路线向先进封装延伸。另一边，传统封装设备龙头则成为合作、投资乃至潜在并购的对象。半导体设备产业原本相对清晰的前道与后道分工，正在出现变化，先进封装也成为新的竞争区域。
应用材料：与 Besi 合作延伸工艺链
在三家公司中，应用材料对先进封装的布局已持续多年。早在 2020 年，应用材料就与 Besi 在新加坡建立联合研发项目，将自身在刻蚀、平坦化、薄膜沉积、晶圆清洗、量检测及颗粒控制方面的技术，与 Besi 在精密芯片贴装、互连和组装领域的能力结合。
双方合作的代表性成果，是 Kinex 集成式芯片到晶圆（Die-to-Wafer，D2W）混合键合系统。与传统封装设备主要关注芯片贴装及连接不同，Kinex 试图把键合前的表面处理、清洗、活化及对准等工艺整合进更紧密的制造流程。
这种设计对应的是混合键合工艺本身的要求。两片需要连接的芯片或晶圆，不仅要实现高精度几何对准，还要保证键合表面的平坦度、洁净度及材料状态。即便键合设备本身具备较高定位精度，如果前一道工艺造成颗粒污染、铜焊盘凹陷异常或表面状态不稳定，仍可能带来连接缺陷。应用材料与 Besi 的合作，核心就在于把前道材料工程与后道精密组装结合起来，通过跨工艺协同提升最终良率。
应用材料的合作对象并不只有 Besi。此前，该公司还与奥地利晶圆键合设备厂商 EV Group（EVG）合作开发晶圆到晶圆键合解决方案。
10 月 1 日，应用材料与 Besi 的合作再次升级。根据官方公告，Besi 将成为应用材料位于硅谷的 EPIC 研发中心创新合作伙伴。双方未来不仅继续推进 D2W 混合键合，还将联合研究 TCB 工艺微缩、芯片到芯片、芯片到面板以及面向光互连的新型集成架构。EPIC 中心规划投资规模最高约 50 亿美元，投资将随客户项目推进逐步展开。该中心的一个重要目标，是让芯片制造商、设备供应商与材料企业更早介入共同研发，缩短新工艺从实验室走向量产的周期。
从产业层面看，这意味着应用材料正尝试把先进封装从相对独立的后道制造环节，纳入更广泛的材料工程研发体系。
而在 10 月 6 日，应用材料又宣布与英特尔深化合作，研发范围覆盖下一代晶体管、片上互连以及 Foveros 3D 先进封装。
这两项合作面向不同企业，但技术逻辑存在联系。在 3D 堆叠中，芯片之间的互连密度、供电路径、散热结构以及材料应力之间相互影响。下一代芯片性能优化，越来越难以单独依靠先进制程、金属互连或封装中的某一个环节完成。
应用材料 Prabu Raja 的表述是，先进封装已不仅是后道的物理组装，而是一场需要晶圆级精度与洁净度的材料工程革命。
Lam Research：围绕 3D 互连扩展设备覆盖
与应用材料和 Besi 的合作模式相比，Lam Research 在先进封装领域的布局更突出自身既有工艺设备优势。Lam Research 过去在逻辑芯片、DRAM 和 3D NAND 制造中积累了大量高深宽比刻蚀、薄膜沉积和金属互连技术。
随着先进封装向 3D 化发展，这些技术开始获得更多应用场景。例如，在 3D 堆叠芯片中，硅通孔（TSV）承担不同芯片层之间的垂直电连接。为了在硅片中制造深而窄的通孔，需要采用高深宽比刻蚀技术，并尽可能保证通孔侧壁形貌、刻蚀均匀性和缺陷控制。
Lam Research 的 Syndion 深反应离子刻蚀设备，便面向包括 TSV 在内的深孔刻蚀需求。但刻出通孔只是第一步。在形成绝缘层、阻挡层和种子层之后，还需要通过金属沉积将通孔填充，形成可靠的电连接。如果铜填充过程中产生空洞、接缝或其他缺陷，就可能影响电阻、散热以及长期可靠性。
Lam Research 于今年 7 月重点介绍的 SABRE 3D 铜电镀平台，正是围绕先进封装中复杂金属互连的制造需求展开。该公司表示，随着先进封装互连结构越来越精细，制造过程中对金属填充均匀性和空洞控制的要求持续提高。SABRE 3D 通过电化学沉积工艺，为 TSV、晶圆级封装和再布线层等结构提供金属填充能力。
此外，Lam Research 还布局了 VECTOR TEOS 3D 介电材料沉积设备，以及面向大尺寸基板的相关湿法和沉积工艺。
对 Lam Research 来说，先进封装的吸引力并不只在混合键合本身。从传统 2.5D 封装到 3D 芯片堆叠，再到面板级封装，越来越多制造步骤需要高精度刻蚀、薄膜沉积及金属互连工艺，而这些正是其长期深耕的领域。
因此，Lam Research 的竞争逻辑未必是直接取代 Besi 制造键合设备，而是通过扩大关键工艺设备的覆盖范围，在先进封装产业链中获取更多价值。
不过，该公司对键合设备的兴趣同样受到关注。2026 年 3 月，路透社援引知情人士报道称，Besi 因混合键合技术受到潜在收购方关注，Lam Research 和应用材料均在相关名单中。
截至目前，公开报道并未证实相关收购交易最终达成。这也显示出，先进封装设备产业的下一轮竞争，除了技术研发和产品升级，还可能伴随股权投资、战略合作甚至产业整合。
ASML：从光刻延伸到混合键合
与应用材料和 Lam Research 主要基于既有材料工程能力横向延伸不同，ASML 的潜在进入，对传统混合键合设备市场的影响更为直接。
作为全球 EUV 光刻设备的独家供应商，ASML 的核心技术积累集中在高精度光学、运动控制、晶圆定位、形变补偿以及纳米级叠对精度等领域。过去，这些技术主要用于将越来越微小的电路图形精确转移到晶圆表面；而在混合键合中，同样需要解决两片晶圆或不同芯片上的金属互连结构精确对准，并在键合过程中维持稳定的问题。因此，ASML 原有技术能力与混合键合设备之间存在一定共通性。
实际上，ASML 已经通过专用光刻设备进入先进封装市场。在 2026 年 4 月举行的年度股东大会上，ASML 披露，公司已经交付首台 TWINSCAN XT:260 i-line 光刻系统，专门面向 3D 集成及先进封装应用。与主要用于先进逻辑制程的 EUV 光刻机不同，XT:260 面向先进封装中的特殊图形化需求。ASML 在演示材料中指出，微凸点工艺需要较大的焦深，而混合键合则对图形分辨率提出更高要求。随着先进封装互连密度持续提高，光刻本身也开始成为影响封装技术演进的重要环节。
ASML 去年推出的 TWINSCAN XT:260 是一款 i 线扫描器，每小时可扫描 270 片晶圆。根据文中信息，鉴于人工智能芯片需求增长，ASML 计划在未来 10 到 15 年内，将业务重心从单纯的芯片生产前端设备转向封装和键合技术。
但 ASML 显然不满足于只提供先进封装光刻设备。今年 3 月，韩国媒体 The Elec 报道称，ASML 已启动混合键合设备的整体架构设计，并与 Prodrive Technologies、VDL ETG 等长期供应商进行合作接洽。这些企业此前参与 ASML 光刻设备的精密运动系统、驱动装置和机械结构供应。如果 ASML 尝试将其在高精度运动平台方面的积累迁移至键合设备，光刻设备与混合键合设备之间的技术距离可能继续缩小。
ASML 也已公开相关专利。2026 年 5 月 15 日公布的国际专利 WO2026098870A1，名称为《Bonding Apparatus》，申请人为 ASML Netherlands BV。该专利涉及两片半导体衬底的键合装置，重点讨论如何通过衬底支撑表面的状态控制，改善键合过程中可能出现的对准问题。专利文件指出，晶圆内部应力、支撑表面状态及平坦度等因素，都可能造成键合时的对准偏差。这与 ASML 长期研究的晶圆形变补偿、位置测量和精密运动控制技术存在明显联系。
不过，专利布局并不等于量产设备已经成熟。ASML 目前尚未公开确认其混合键合设备的商业交付时间、客户认证进度或量产性能。但这种潜在竞争，已经开始影响市场对传统设备企业的预期。10 月 6 日，美国银行下调 Besi 投资评级时，就提到了 ASML 未来可能进入混合键合市场的竞争风险。
对 Besi 来说，这一风险值得关注。在传统先进封装设备市场，Besi 的重要优势来自精密贴装、组装工艺以及混合键合技术的长期积累；而 ASML 一旦正式进入，则可能凭借其在纳米级定位、精密测量以及大型复杂设备系统工程方面的经验，形成新的竞争力量。
但从拥有关键技术能力，到开发出具有竞争力的商业设备，再到通过晶圆厂量产认证，中间仍存在较长的技术与商业化过程。ASML 能否真正挑战 Besi，最终仍要看设备的对准精度、吞吐量、良率、设备稳定性、成本以及客户认证进度，而不能仅凭专利或供应链消息作出判断。
混合键合为何成为竞争焦点
前道设备巨头纷纷进入先进封装，一个重要背景是芯片互连技术正在变化。
在传统 2.5D 和 3D 封装中，芯片之间通常依靠微凸点（Micro-bump）建立电连接。热压键合（TCB）通过施加温度和压力，实现焊料与金属焊盘之间的可靠连接。这一工艺在高性能计算及存储芯片领域已有广泛应用，但随着芯片堆叠层数增加、互连密度提高，传统微凸点结构在间距、连接高度、寄生效应以及热机械可靠性方面面临更高要求。
混合键合则提供了另一条路线。它通过介电材料直接键合与金属互连相结合，减少对传统焊料凸点的依赖，从而有机会实现更小的互连间距、更高的连接密度，以及更紧凑的芯片堆叠结构。
2026 年 5 月，比利时微电子研究中心 Imec 与 EV Group 宣布，在晶圆到晶圆混合键合研究中，实现了 200nm 铜互连间距。研究团队在 300mm 晶圆上实现了所有测试芯片的键合后铜焊盘叠对偏差低于 40nm。
Imec 在相关研究中也提到，除了对准精度，CMP 带来的表面形貌控制、铜腐蚀、介电层可靠性以及金属沿键合界面的扩散，都是混合键合继续微缩需要解决的问题。这意味着，传统封装设备行业原本相对独立的贴装、键合和检测流程，正在与前道晶圆制造中的材料工程能力深度结合。
未来混合键合设备的竞争，可能不再只取决于键合机本身的对准精度和生产效率，而是越来越取决于整个工艺流程能否保持稳定、洁净并实现可控的量产良率。
不过，混合键合并非能够取代所有现有封装技术。TCB 仍然具有成熟的供应链和量产经验，不同互连密度、芯片结构和成本要求，也决定了两类技术可能长期并存。应用材料此次扩大与 Besi 的合作，甚至专门将 TCB 工艺微缩列为研发重点，这本身也说明业界并未放弃传统热压键合路线。未来先进封装竞争更可能呈现多种技术并行发展的格局，而不是由某一种键合工艺迅速统一市场。
HBM 与 3D 集成将影响设备需求释放节奏
虽然设备企业正积极投入混合键合研发，但真正决定市场规模的，仍然是下游芯片制造商的采用节奏。
近年来，高带宽内存（HBM）已成为先进封装最受关注的应用之一。随着 AI 加速器对存储带宽和容量的要求提高，HBM 堆叠层数不断增加，芯片减薄、垂直互连、热应力和封装厚度等问题也变得更加复杂。混合键合有望凭借更高的互连密度和更紧凑的连接结构，为未来 HBM 产品提供新的解决方案。
但这并不意味着存储厂商会立即大规模切换工艺。对于三星、SK 海力士和美光而言，是否采用混合键合，不仅取决于理论技术优势，还要考虑实际生产中的良率、产能、设备投资、成本和可靠性。尤其是 HBM 作为高度复杂的堆叠式存储产品，任何一道新增工序都有可能改变整个生产流程的成本结构。
因此，传统 TCB 与混合键合究竟会在 HBM 的哪一代产品、哪一类堆叠架构中形成明显分工，目前仍需观察。
10 月 6 日，美国银行下调 Besi 评级时，除了提到 ASML 带来的潜在竞争，也提到了 HBM 相关混合键合设备需求可能延后的问题。这反映出当前市场的一项现实：越来越多设备厂商希望提前占据混合键合市场，但大规模设备订单真正释放的时间，仍受到下游技术路线与量产进度制约。
HBM 并不是混合键合唯一的应用方向。在先进逻辑芯片中，英特尔 Foveros Direct、台积电 SoIC 等 3D 集成技术，同样需要利用高密度垂直互连缩短不同芯片层之间的数据传输距离。
更长远看，Imec 提出的 CMOS 2.0 技术研究方向，也在探索将不同功能单元拆分到不同晶圆层级，再通过高密度 3D 互连重新集成，以突破传统二维芯片面积和互连的限制。这意味着，混合键合未来的需求来源，可能从当前的部分先进逻辑芯片及存储产品，进一步扩展到更复杂的异构集成架构。
一旦这些新型芯片架构进入量产阶段，相关设备需求也可能从单一键合机，向 CMP、清洗、薄膜沉积、量检测、精密运动控制等多个环节扩散。
设备厂商今天围绕混合键合展开竞争，本质上也是对未来 3D 集成制造工艺主导权的提前布局。
本文来自微信公众号「半导体行业观察」（ID：icbank），作者：杜芹DQ。