玻璃基板量产窗口或落在 2027 至 2029 年，台积电 CoWoS 导入成关键

AI 芯片对算力、内存与通信带宽的异构整合需求持续上升，先进封装尺寸在两年内已从「2 倍光罩」扩大到「4 至 5.5 倍光罩」。在封装尺寸快速放大后，翘曲风险随之增加，也让玻璃基板成为半导体行业近年讨论度很高的新材料之一。

玻璃基板量产窗口或落在 2027 至 2029 年，台积电 CoWoS 导入成关键 2

根据财报狗（Statementdog）产业报告《玻璃基板产业展望与竞争格局》，这项技术题材真正进入放量阶段的关键观察窗口，落在 2027 至 2029 年，上中下游供应商也已开始布局。

先区分两种用途：载具与载板

玻璃基板常与面板级封装（PLP）一起被讨论，但两者并非必然绑定。就封装角色来看，玻璃在半导体封装中有两种不同用途。

第一种是作为制程中的临时载具（carrier）。芯片与封装材料会先固定在玻璃载具上加工，等制程完成并交付客户后，玻璃载具会被移除，不会留在最终产品中。这类应用已经广泛用于晶圆级封装、CoWoS、SoIC 等技术。

第二种则是作为载板（substrate）或中介层（interposer）。在这种情况下，玻璃会留在封装结构中，成为最终成品的一部分。市场近年重点关注的玻璃基板，主要就是这类用途。

从物理结构看，载板位于裸芯片与 PCB 之间，芯片内部信号先经过自身金属层，再传到载板线路，最后连接到 PCB。中介层则是在这一路径中加入线密度更高的连接结构，让信号依序通过芯片、中介层、载板、PCB 四段路径传输。

广义上，「玻璃基板」同时涵盖玻璃载板与玻璃中介层，但两者商业化进度差距明显。报告指出，玻璃载板更接近量产，玻璃中介层虽已有试作概念，距离商用仍远。

之所以需要载板与中介层作为中间桥梁，在于芯片与 PCB 的线路尺度差距极大。先进制程芯片的线宽、线距已进入纳米等级，而 PCB 线路仍以微米计算，差距超过千倍，信号无法直接对接，必须借助载板与中介层逐步放大线路尺寸完成过渡。

NVIDIA 曾提出 CoWoP 概念，尝试省略载板，让芯片或中介结构直接与 PCB 结合。按报告说法，这种设计理论上可以缩短信号路径、降低传输损耗，但现阶段技术仍难落地，载板目前仍是芯片与 PCB 之间不可或缺的中介结构。

报告认为，玻璃之所以被视为下一代载板材料候选，主要在于它具备传统有机材料难以同时兼顾的三项特性：

这些特性有助于降低大尺寸封装在反复加热、冷却过程中的翘曲风险，也能支持更细线路与更高叠层数，以对应 AI 芯片异构整合推动下持续扩大的封装面积需求。

不过，玻璃高刚性的另一面是脆性也更明显。材料越硬，柔韧性越低，破裂风险也越高。当前玻璃基板量产面临的主要瓶颈集中在三个方面：

如果要让玻璃基板正反两面都能布线，还必须通过钻孔实现上下线路导通。报告指出，这正是 TGV 技术最具挑战的环节，也是既有封装制程导入玻璃后，必须重新摸索制程窗口的主要原因。

财报狗在报告中估计，玻璃基板商业化会分阶段推进。小规模商用最快可能出现在 2027 年，初期应用场景或先落在光通信领域；真正的大规模量产，则要等到 2028 至 2029 年。

不同厂商的推进速度并不一致。三星电机与 Absolics 节奏相对积极，目标锁定 2027 年；Ibiden 与 DNP 的态度则较保守，时间点看向 2028 至 2030 年。

报告特别提到，玻璃基板能否真正进入放量阶段，最终仍要看台积电是否把玻璃载板导入 CoWoS 先进封装产线。预估观察时间点约在 2028 年底至 2029 年初，这也被视为整个行业最关键的指标。

至于玻璃中介层，由于制造难度更高，与芯片整合要求也更严格，其商业化进度明显落后于玻璃载板。多数预估认为，这一方向要到 2030 年之后才会逐步成熟。

在厂商布局上，玻璃基板供应链大致可分为三大环节：上游玻璃母材、中游面板级加工，以及下游 TGV 通孔加工与叠层封装。

报告分析，目前竞争最激烈的环节集中在 TGV 钻孔与金属化处理，不少厂商都在这个瓶颈位置抢先卡位。不过从长期看，真正的护城河更可能出现在供应链两端，也就是上游玻璃母材，以及下游高阶多层叠层整合能力。报告认为，高阶市场最终仍可能由传统载板龙头与台积电主导。

对半导体产业与投资链条而言，玻璃基板不仅是材料创新议题，也关系到先进封装下一阶段的竞争格局变化。

本文最初由 Bit.Fan 发布。欲了解更多加密货币新闻与市场洞察，请访问 www.bit.fan.