台积电HBM封装短期沿用微凸块，5μm级凸块量产要到2028下半年

台积电：HBM 封装短期仍用微凸块

ChainCatcher 消息，据材料行业消息人士 9 月 2 日透露，台积电预计短期内会继续沿用传统微凸块技术，而非混合键合，来完成 HBM 与 AI 加速器之间的先进封装连接。更细间距的微凸块，考虑到相关材料开发周期，预计将沿用至 HBM4 后期及 HBM5 早期。

5μm 级凸块量产要到 2028 年下半年

台积电已要求材料和设备合作伙伴开发约 5 微米级凸块的键合与底部填充方案，韩国和日本供应商已开始开发，5μm 级凸块的量产预计于 2028 年下半年开始。

凸块高度：HBM3E 约 15–25μm，HBM4 接近 10μm

目前第三代扩展 HBM，即 HBM3E，凸块高度约为 15–25μm；HBM4 接近约 10μm。日本材料供应商此前表示，难以保证 15μm 以下产品的品质。

高度限制与互连密度推动凸块细密化

缩短并细化凸块，是因为 HBM 立方体的高度限制和对更高互连密度的需求。JEDEC 规定，HBM 堆叠的最大高度为 775μm。

CoWoS 中的封装分工

在台积电先进 CoWoS 封装中，GPU 与存储器供应商已组装好的 HBM 堆叠通过微凸块安装到硅中介层上；16 层 DRAM 晶粒堆叠由 SK hynix 和三星电子等在 HBM 封装内完成。第一代和第二代 HBM 使用较大的焊料凸块，微凸块在 HBM3 这一代左右成为主流。SK hynix 使用 MR-MUF 工艺，三星电子使用 TC-NCF。

混合键合通过直接键合铜焊盘，可形成更薄、更密的互连。台积电已在 SoIC 平台的逻辑芯片堆叠中采用混合键合，但 HBM 仍以微凸块连接中介层。