台积电加速布局 CPO，光互连瞄准 AI 时代更高频宽

ChainCatcher 消息，据台湾《工商时报》9 月 14 日报道，随着 GPU、ASIC 运算能力持续跃升，传统铜互连正逐渐逼近功耗与信号传输极限，台积电正加速布局共同封装光学 CPO。

业界看好，如果 CPO 频宽维持每两年倍增，AI 时代可能形成「CPO 摩尔定律」。业界分析，CPO 频宽升级主要有三条路径：单通道速度由 200G 朝 400G 以上提升；光通道数量从 16 条扩展到 32 条、64 条以上；以及导入波长分波多工 WDM。

按这一方向推演，到 2040 年理论值可达到现阶段约 128 倍。以目前约 3.2T 等级计算，长期仍有向数百 T 发展的空间。

台积电在光互连领域的角色，也正从晶圆代工延伸到系统整合，路径涵盖 3DFabric、CoWoS、SoIC，以及硅光子与 CPO，逐步把运算、HBM 存储器和高速 I/O 整合在一起。

报道提到，当高速电信号超过 200G，经过 ABF 载板、PCB 和连接器等较长铜路径后，信号衰减会明显加剧，产业因此转向缩短铜路径、拉长光路径。

在封装架构上，现阶段光引擎先部署在载板，下一步有望把 CPO 放到中介层，未来还可能借助 SoIC 技术，让光子集成电路 PIC 与 ASIC 走向 3D 垂直整合。

不过，业者表示，CPO 要迈向量产，仍需克服封装、光耦合和测试等关卡。